Intel ve TSMC, yaklaşan Uluslararası Elektron Cihazları Toplantısı (IEDM) konferansında dikey olarak istiflenmiş tamamlayıcı alan etkili transistörler (CFET) konusundaki ilerlemeleri paylaşacak. Bu teknoloji, transistör tasarımında kayda değer bir değişim yaratarak, dikey istifleme sayesinde iki transistörün bir transistörün kapladığı alana sığmasını sağlayarak çip üzerindeki transistör yoğunluğunu artırmayı hedefliyor.
CFET’ler, n ve p tipi transistörlerin birbiri üzerine yerleştirilmesini içeriyor. N ve P tipi transistörler, yarıiletken cihazlar arasında elektrik sinyallerini kontrol etmek veya amplifikasyon yapmak için kullanılan temel bileşenlerdir.
Intel, PowerVia arka taraf güç dağıtımını içeren dikey bir yapı kullanarak monolitik 3D CFET inşa etmiş durumda. Bu yeni teknoloji, 60nm kapı aralığına sahip işlevsel invertör test devrelerini içeriyor. TSMC ise 48nm kapı aralığına sahip uygulamalı CFET yöntemini tartışıyor. Bu tasarım, n-tipi nanosheet transistörlerini p-tipi muadillerinin üzerine yerleştirerek önemli bir performans artışı sağlıyor.
CFET’lerin potansiyel avantajları şunlardır:
- Yüksek transistör yoğunluğu: CFET’ler, dikey istifleme sayesinde geleneksel transistörlere göre daha fazla transistörü aynı alana sığdırabiliyor. Bu, daha güçlü ve verimli çipler üretmeyi mümkün kılıyor.
- Düşük güç tüketimi: CFET’ler, geleneksel transistörlere göre daha düşük güç tüketimine sahip. Bu, pil ömrünü uzatan ve çevresel etkiyi azaltan cihazlar üretmeyi mümkün kılıyor.
- Daha iyi performans: CFET’ler, geleneksel transistörlere göre daha iyi performansa sahip. Bu, daha hızlı ve daha duyarlı cihazlar üretmeyi mümkün kılıyor.
CFET’ler, transistör teknolojisinde yeni bir çağı başlatma potansiyeline sahip. Intel ve TSMC’nin çabaları, bu teknolojinin yarı iletken endüstrisindeki önemini ortaya koyuyor.